0.5 Transitor trường ứng (field effect transitor)  (Page 2/8)

P GateThân P- (Gate)Kênh n-n+ thoátVùng hiếm rộngID Dòng điện tử rời khỏi thông lộ và đi ra khỏi vùng thoátIS Dòng điện tử từ nguồn S đi vào thông lộHình 6

Khi VDS còn nhỏ, dòng điện tử từ cực âm của nguồn điện đến vùng nguồn (tạo ra dòng IS), đi qua thông lộ và trở về cực dương của nguồn điện (tạo ra dòng điện thoát ID).

Nếu thông lộ có chiều dài L, rộng W và dày T thì điện trở của nó là:

$R=\rho \text{.}\frac{L}{\text{WT}}$ ; Trong đó,  là điện trở suất của thông lộ. Điện trở suất là hàm số theo nồng độ chất pha.

Hình 7Dài LSDGThông lộ có bề dày TBề rộng W

ID (mA)IDSSVDS (volt)VGS = 0VVP (Pinch-off voltage)0Dòng điện bảo hòa thoát nguồnVùng tuyến tínhVùng điện trở động thay đổi không tuyến tínhVùng bảo hòa  vùng dòng điện gần như là hằng sốHình 8

P GateThân P- (Gate)Kênh n-n+ thoátDrainNhững điện tử có năng lượng cao trong dải dẫn điện xuyên qua vùng hiếm để vào vùng thoátHình 9Vùng hiếm chạm nhau (thông lộ bị nghẽn)Những electron bị hút về cực dương của nguồn điện

Khi VDS còn nhỏ (vài volt), điện trở R của thông lộ gần như không thay đổi nên dòng ID tăng tuyến tính theo VDS. Khi VDS đủ lớn, đặc tuyến không còn tuyến tính nữa do R bắt đầu tăng vì thông lộ hẹp dần. Nếu ta tiếp tục tăng VDS đến một trị số nào đó thì hai vùng hiếm chạm nhau, ta nói thông lộ bị nghẽn (pinched off).

Trị số VDS để thông lộ bắt đầu bị nghẽn được gọi là điện thế nghẽn VP (pinched off voltage). Ở trị số này, chỉ có các điện tử có năng lượng cao trong dải dẫn điện mới có đủ sức xuyên qua vùng hiếm để vào vùng thoát và bị hút về cực dương của nguồn điện VDS tạo ra dòng điện thoát ID.

Nếu ta cứ tiếp tục tăng VDS, dòng điện ID gần như không thay đổi và được gọi là dòng điện bảo hoà thoát - nguồn IDSS (chú ý: ký hiệu IDSS khi VGS=0V).

Bây giờ, nếu ta phân cực cổng-nguồn bằng một nguồn điện thế âm VGS (phân cực nghịch), ta thấy vùng hiếm rộng ra và thông lộ hẹp hơn trong trường hợp VGS=0V. Do đó điện trở của thông lộ cũng lớn hơn.

VGS n+n+p-SDn-pGVDSNối P-N ở vùng thoát được phân cực nghịchHình 10

P GateThân P- (Gate)Kênh n-n+ thoátThông lộ hẹp hơn nên điện trở lớn hơn. Có nghĩa là ID và IS nhỏ hơn ở cùng một trị VDS khi VGS âm hơnHình 11IDVDSVGS<0VGS = 0IDSSDòng bảo hòa ID giảmVPVDS ứng với trị bảo hòa giảmP GateThân P- (Gate)Thông lộ n-n+ thoátThông lộ nghẽn ở trị VDS thấp hơn khi VGS âm vì thông lộ hẹp hơn

Khi VDS còn nhỏ, ID cũng tăng tuyến tính theo VDS, nhưng khi VDS lớn, thông lộ bị nghẽn nhanh hơn, nghĩa là trị số VDS để thông lộ nghẽn nhỏ hơn trong trường hợp VGS=0V và do đó, dòng điện bảo hoà ID cũng nhỏ hơn IDSS.

Chùm đặc tuyến ID=f(VDS) với VGS là thông số được gọi là đặc tuyến ra của JFET mắc theo kiểu cực nguồn chung.

VDS (volt)VGS = -4VVGS = -3VVGS = -2VVGS = -1VVGS = 0VID(mA)VDS=VP=8V0VGS = VGS(off) = -8VĐặc tuyến|VDS| = |VP|-|VGS|Vùng bảo hòa (vùng dòng điện hằng số)Hình 12

Khi VGS càng âm, dòng ID bảo hoà càng nhỏ. Khi VGS âm đến một trị nào đó, vùng hiếm chiếm gần như toàn bộ thông lộ và các điện tử không còn đủ năng lượng để vượt qua được và khi đó ID = 0. Trị số của VGS lúc đó gọi là VGS(off). Người ta chứng minh được trị số này bằng với điện thế nghẽn.